This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIS PAGE BLANK (USPTO)

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08335604 A

(43) Date of publication of application: 17 . 12 . 96

(51) Int. CI

H01L 21/60

(21) Application number: 07141582

(22) Date of filing: 08 . 06 . 95

(71) Applicant:

TOSHIBA MICROELECTRON

CORP TOSHIBA CORP

(72) Inventor:

HIRANO NAOHIKO
INOUE HIROMI
DOI KAZUHIDE
OKADA TAKASHI
HIRUTA YOICHI
TAKUBO TOMOAKI
TAZAWA HIROSHI
HOSOMI HIDEKAZU
SHIBAZAKI YASUSHI


(54) RESIN SEALING SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD


(57) Abstract:

PURPOSE: To enhance a fill-up rate and a close adhesion between a chip and a substrate in a face-down bonding mounting.

CONSTITUTION: After a chip 11 is connected onto a substrate 12 having a roughed surface region 15 of a height of 2 to $50\mu m$, via a bump 14, resin 13 is fed into a clearance between the chip 11 and the substrate 12. Thereby, wetting expansibility of the resin 13 is increased, and a fill-up rate of the resin 13 between the chip 13 and the substrate 12 can be enhanced. Further, close adhesion between the resin 13 and the substrate 12 can be enhanced. Accordingly, the reliability of electric connection between the substrate 12 and the chip 11 can be enhanced.

COPYRIGHT: (C)1996,JPO





THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12)公開特許公報 (A) (11)特許出願公開番号

特開平8-335604

(43)公開日 平成8年(1996)12月17日

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 21/60

311

HOIL 21/60

311

審査請求 未請求 請求項の数18 OL (全7頁)

(21)出願番号

特願平7-141582

(22)出願日

平成7年(1995)6月8日

(71)出願人 000221199

東芝マイクロエレクトロニクス株式会社 神奈川県川崎市川崎区駅前本町25番地1

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 平野 尚彦

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 井上 裕美

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(74)代理人 弁理士 則近 憲佑


最終頁に続く


(54) 【発明の名称】樹脂封止型半導体装置及びその製造方法

(57)【要約】

【目的】 フェイスダウンポンディング実装において、 チップー基板間における樹脂の充填率及び密着性を向上 させること。

【構成】 2 ~50 μ m の高さの粗面化領域15を有する基 板12上に、バンプ14を介しチップ11を接続させた後、チ ップロー基板12間に樹脂13を充填する。これにより、樹 脂13の塗れ広がり性を増加させ、チップ11-基板12間に おける樹脂13の充填率を向上できる。また、樹脂13と基 板12の密着性を向上できる。従って、基板12とチップ!! 間の電気的接続の信頼性を向上することができる。





2

【特許請求の範囲】

【請求項1】 チップ搭載領域内に粗面化領域を有する基板と、この基板とチップを接続する電気的接続部と、この電気的接続部を介して搭載されるチップと、前記電気的接続部により設けられた前記チップと前記基板との空間を充填する樹脂とを有することを特徴とする樹脂封止型半導体装置。

1

【請求項2】 上記粗面化領域の最上部と、最低部との高さの差は、2 乃至50μmであることを特徴とする請求項1記載の樹脂封止型半導体装置。

【請求項3】 上記樹脂は、フィラーを含むエポキシ系 樹脂であることを特徴とする請求項1記載の樹脂封止型 半導体装置。

【請求項4】上記電気的接続部は、バンプ又はリードであることを特徴とする請求項1記載の樹脂封止型半導体装置。

【請求項5】 上記粗面化領域は、配線をとるためのヴィアホール、又は配線であることを特徴とする請求項1 記載の樹脂封止型半導体装置。

【請求項6】 上記チップの外郭形状が線対称形であり、粗面化領域の外郭形状はチップを対称形にする基準線に対し所定誤差範囲内において対称形であることを特徴とする請求項1記載の樹脂封止型半導体装置。

【請求項7】 チップ搭載領域内の基板上に粗面化領域を形成する工程と、電気的接続部を形成することにより、この基板表面と前記粗面化領域上に搭載するチップとを電気的に接続する工程と、前記電気的接続部により設けられた前記チップと前記基板との空間に樹脂を充填する工程とを有することを特徴とする樹脂封止型半導体装置の製造方法。

【請求項8】 上記粗面化領域は、基板表面にあることを特徴とする請求項7記載の樹脂封止型半導体装置の製造方法。

【請求項9】 前記基板上に形成され且つ前記樹脂と接触する保護膜を有し、上記粗面化領域は、この保護膜の最上面にあることを特徴とする請求項7記載の樹脂封止型半導体装置の製造方法。

【請求項10】 上記粗面化領域の最上部と、最低部との高さの差は、2 乃至50μmであることを特徴とする請求項7記載の樹脂封止型半導体装置の製造方法。

【請求項11】 上記樹脂は、フィラーを含むエポキシ 系樹脂であることを特徴とする請求項7記載の樹脂封止 型半導体装置の製造方法。

【請求項12】上記電気的接統部は、バンプ又はリードであることを特徴とする請求項7記載の樹脂封止型半導体装置。

【請求項13】 上記粗面化領域を形成する工程は、基板にArプラズマ、 0: プラズマ、又はフッ素ガスのいずれかを照射することを特徴とする請求項8記載の樹脂封止型半導体装置の製造方法。

【請求項14】上記粗面化領域を形成する工程は、基板上に保護膜を形成することにより、この基板表面の粗面形状を保護膜表面に再現させることを特徴とする請求項9記載の樹脂封止型半導体装置の製造方法。

【請求項15】 上記保護膜はソルダーレジストであることを特徴とする請求項14記載の樹脂封止型半導体装置の製造方法。

【請求項16】 上記粗面化領域を形成する工程は、基板 表面を研削することを特徴とする請求項7記載の樹脂封 10 止型半導体装置の製造方法。

【請求項17】 上記粗面化領域は、主表面から高さの異なる粗面化形成領域を有する金型に所定物質を注入した後、金型から取り外すことにより形成されることを特徴とする請求項7記載の樹脂封止型半導体装置の製造方法。

【請求項18】 上記チップの外郭形状が線対称形であり、粗面化領域の外郭形状は、チップを対称形にする基準線に対し、所定誤差範囲内において対称形であることを特徴とする請求項7記載の樹脂封止型半導体装置の製20 造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、樹脂封止型半導体装置 及びその製造方法に関する。

[0002]

【従来の技術】チップと配線基板との接続方法に、フリップチップに挙げられるフェースダウンボンディングがある。この接続方法は、チップ表面を下に向け、チップの配線部分と基板表面の配線とをバンプまたはリードにより電気的に接続しているが、このままでは接続信頼性が低いため、チップー基板の間を所定物質を充填していた。

【0003】この充填物質には、含浸性、寸法安定性、耐水性、耐薬性が良く、特に電気絶縁性に優れている点で、エポキシ系樹脂に代表される樹脂が適している。但し、樹脂単体はヤング率が約3000N/m²と、接続部分に加わる力を減少できる強度(少なくとも9000N/m²程度のヤング率)に足りないため、接続寿命が短い。このため、従来はヤング率を上げるために(また熱膨張、及び樹脂硬化時の収縮を減少させるためにも)、シリカ

40 及び樹脂硬化時の収縮を減少させるためにも)、シリカ 等の絶縁性のフィラーを混入させた樹脂が用いられてい た。図8は、フリップチップ接続した基板ーチップ間に 樹脂充填を行なった、従来の樹脂封止型半導体装置の断 面図を示す。

【0004】 この樹脂封止型半導体装置は、配線基板82 にバンプ84を介してチップ81を接続した後、チップ81の 周辺の基板82上に、ディスペンサーでフィラーを混入し た樹脂83を滴下し、毛細管現象を利用してチップ81-基 板82間にこの樹脂83を充填させた後、120~130 ℃程度 50 に加熱してこの樹脂83を硬化させることにより形成され ている。

[0005]

【発明が解決しようとする課題】しかし、一般にフィラ ーを混入した樹脂83は粘性が高いため、この樹脂83は、 基板とチップ間の距離が短いことにより生じる毛細管現 象では十分に広がらず、チップー基板間にポイドを生じ る等、均一に樹脂を充填できない問題を有していた。

【0006】また、チップと基板の接続状態の長期信頼 性の観点からは、基板と樹脂の密着性を高くする必要が あるが、従来は、樹脂がチップー基板間を良好に充填し ていても、十分な密着力を確保できない問題を有してい た。そこで、本発明は、上記問題を解決し、チップー基 板間における樹脂の未充填の防止、及び、樹脂と基板間 の密着強度の向上を目的とする。

[0007]

【課題を解決するための手段】上記目的を達成するため に、本発明の樹脂封止型半導体装置では、チップ搭載領 域内に粗面化領域を有する基板と、この基板とチップを 接続する電気的接続部と、この電気的接続部を介して搭 載されるチップと、前記電気的接続部により設けられた 20 前記チップと前記基板との空間を充填する樹脂とを有す ることを特徴とする。

【0008】尚、上記粗面化領域の最上部と、最低部と の高さの差は、2 乃至50μmであることを特徴とする。 尚、上記チップの外郭形状が線対称形であり、粗面化領 域の外郭形状はチップを対称形にする基準線に対し所定 誤差範囲内において対称形であることを特徴とする。

【0009】尚、上記樹脂は、フィラーを含むエポキシ 系樹脂であることを特徴とする。尚、上記電気的接続部 は、パンプ又はリードであることを特徴とする。尚、上 30 記粗面化領域は、配線をとるためのヴィアホール、又は 配線であることを特徴とする。

【0010】また、上記目的を達成するために、本発明 の樹脂封止型半導体装置の製造方法では、チップ搭載領 域内の基板上に粗面化領域を形成する工程と、電気的接 統部を形成することにより、この基板表面と前記粗面化 領域上に搭載するチップとを電気的に接続する工程と、 前記電気的接続部により設けられた前記チップと前記基 板との空間に樹脂を充填する工程とを有することを特徴 とする。

【0011】尚、上記粗面化領域は、基板表面にあるこ とを特徴とする。尚、前記基板上に形成され且つ前記樹 脂と接触する保護膜を有し、上記粗面化領域は、この保 護膜の最上面にあることを特徴とする。

【0012】尚、上記粗面化領域の最上部と、最低部と の高さの差は、2 乃至30μmであることを特徴とする。 尚、上記樹脂は、フィラーを含むエポキシ系樹脂である ことを特徴とする。

【0013】尚、上記電気的接続部は、バンプ又はリー

する工程は、基板にArプラズマ、 0. プラズマ、又はフ ッ素ガスのいずれかを照射することを特徴とする。

【0014】尚、上記粗面化領域を形成する工程は、基 板上に保護膜を形成することにより、この基板表面の粗 面形状を保護膜表面に再現させることを特徴とする。 尚、上記保護膜はソルダーレジストであることを特徴と する.

【0015】尚、上記粗面化領域を形成する工程は、基 板表面を研削することを特徴とする。 尚、上記粗面化 領域は、主表面から高さの異なる粗面化形成領域を有す る金型に所定物質を注入した後、金型から取り外すこと により形成されることを特徴とする。

【0016】尚、上記チップの外郭形状が線対称形であ り、粗面化領域の外郭形状は、チップを対称形にする基 準線に対し、所定誤差範囲内において対称形であること を特徴とする。

[0017]

【作用】本発明は、フェイスダウンボンディングにより チップを接続する基板表面に、粗面化領域を形成する。 図9(a) は、滑らかな基板に樹脂を滴下した場合におけ る、樹脂の広がりを示した概略断面図である。

【0018】この樹脂93の広がりは、(I) 樹脂93の表面 張力 r. 、(2) 基板92の表面張力r. 、(3) 樹脂93-基 板92間の表面張力 г.,によって決まる。具体的にその広 がり範囲は、全自由エネルギー F, v w (F, v w = r, ×(固体と液体との界面の表面積) + r₁,×(液体と固体と の接触面積) + r_i,×(液面の表面積)) を最少にする ように決まる。

【0019】よって、液体をより広げるためには、 г. を大きく、「、、「、、を小さくすれば良い。しかし、「 ,,r,,は樹脂93·基板92の材質により決まってしまうた め、通常は г、を大きくすることが一般的である。

【0020】図9(b)は、粗面化領域を有する基板92に樹 脂93を滴下する場合における、樹脂の広がりを示した概 略断面図である。基板92表面の表面張力が大きくなるた め、滑らかな基板92に比べ、粗面化領域を有する基板92 に対する樹脂93の塗れ広がり性は向上する。

【0021】さらに、この基板92の粗面化領域は、基板 92上にバンプを介してチップを接続した後、チップ-基 40 板92間に樹脂93を充填した際に樹脂93と接触する基板92 の表面槓を増加させている。

【0022】この2点より、基板92に対する樹脂93の接 触面積は、従来よりも増加し、樹脂93と基板92の密着性 は向上する。さらに、基板92に横から力が加わった場 合、粗面化領域に入った樹脂93は基板8かかる力を受け るため、樹脂93を基板92からずらさない役割をもつ。ま た樹脂93に横から力が加わった場合、粗面化領域に入っ た樹脂93は、その力を基板に分散させるため、樹脂93を 基板92からずらさない役割をもつ。よって、粗面化領域 ドであることを特徴とする。尚、上記粗面化領域を形成 50 に入った樹脂93は、樹脂93と基板92を一体化させる支え

となり、アンカー効果と呼ばれる物理的密着力を確保す

【0023】また、チップ-基板92の接続信頼性を高め るためには、樹脂93に絶縁性のフィラー99を混入し、ヤ ング率を高くする必要がある。図9(c)に示す様に、フィ ラー99の径は、凹部の径より大きいため、凹部にフィラ -99が入らず、樹脂93と基板92の密着性に悪影響を及ぼ すことなくヤング率を高く保つことができる。

[0024]

【実施例】以下、図面を参照して本発明の樹脂封止型半 10 導体装置、及びその製造方法を説明する。以下、本発明 の第一の実施例を説明する。

【0025】図1(a) 及び(b) は、各々本発明の第一の 実施例にかかる基板を示した上面図と断面図である。第 一の実施例は、チップ搭載領域10内において、粗面化領 域15を有する基板12(図1(a) 参照)上に、バンプ14を 介しチップ口が接続され、チップロー基板12間にフィラ ーを混入した樹脂!3が充填されている(図1(b)参照)

。この粗面化領域15はバンプ14形成予定部以外を費っ ており、その形状は、主表面から2~50μmの深さの凹 20 部が複数集合して形成され、上面からみた1つの凹部の 径は、フィラーの径以下になっている。また、バンブ14 の高さは約50~100 μmになっている。

【0026】この製造方法は、基板12におけるチップ搭 載領域10のうち、バンプ14接続部以外に粗面化領域15を 形成する。尚、粗面化領域15の形成方法には、次の3方 法が挙げられる。

Arプラズマ、 0: プラズマ、基板12 [0027](1)との反応性に富んだガス(例えば弗素ガス)を照射する ことにより形成する。Arプラズマ及びの 0. プラズマ照 30 射は、加速されたイオンが基板12表面の原子をはぎ取る ことを利用し、基板12表面に細かな凹部を形成する。弗 素ガスの照射は、弗素分子が、基板12表面の原子を揮発 化し除去することを利用し、基板12表面に細かな凹部を 形成する。尚、照射量、プラズマを使用する際の加速工 ネルギー等は、基板12の素材、形成する凹部の深さ、凹 部間の距離等により選択する。

【0028】(2) 金型を用いて基板12を形成する場 合、金型に所定パターニングをつくりこみ、基板12形成 時に粗面化領域15を形成する。

砥粒などの研削を目的とした材質と基板12をすり あわせることにより、機械的に粗面化領域15を形成す る。尚、研削を目的とした材質は、基板12の素材、形成 する凹部の深さ、凹部間の距離等により選択する。

【0029】そして、これらの方法のうち、ガラスエポ キシ、セラミックなどに挙げられる基板12の素材、粗面 化領域の粗さ(主表面からの髙さ、主表面から髙さの異 なる部分の間の距離)・形状から、最適な方法を選び、 その方法における諸条件を決定すれば良い。

チップ!!を接続し、チップ!!の周辺の基板!2上にフィラ - を混入した樹脂13を滴下し、チップ11-基板12間にこ の樹脂13を充填させた後、120~130℃に加熱してこの 樹脂13を硬化させて、樹脂封止型半導体装置を形成して

【0031】図2は、粗面化領域15として凹部を形成し た場合において、基板12主表面からの凹部の高さと、チ ップ!!-基板!2間のフィラーを混入した樹脂!3の広がり 率の関係を示した図である。

【0032】この樹脂13が、平らな基板上に完全に広が った状態を100%の広がり率とおくと、広がり率は平面 の表面形状に依存することが読み取れる。また、凹部の 高さが0.1 μ ω以下では、基板12の表面張力が小さいた め、広がり率は次第に低下し約76%以下となることがわ かっている。図2を参照すると、5~20μmの凹部の高 さに広がり率のピークを有し、凹部の高さが20μェ以上 では毛細管現象が低下するため、樹脂13の広がり率は次 第に減少することがわかる。

【0033】バンプ14は、チップ搭載領域の周辺部近く に存在するため、一般にパンプ周辺を完全に覆うために は、約85%以上の広がり率が必要となるが、図2より、 本実施例の凹部の高さは、2 ~50μmであるため、約88 %以上の広がり率を確保できる。

【0034】また、樹脂単体に混入されているシリカ等 のフィラーの径は凹部の径より大きいので、粗面領域に フィラーが入ることなく、樹脂単体と基板の接触表面積 が増加し、基板の凹部に樹脂単体が入る事によりアンカ 一効果が得られる。よって、機械的強度を保った上で、 物理的密着性が向上する。従って、本実施例によれば、 チップ11-基板12間の樹脂13の充填率が向上し、且つ基 板12と樹脂13の密着性を向上できる。

【0035】以下、第一の実施例の応用例を述べるが、 第一の実施例と同じ部分についての説明は割愛し、基板 の粗面化状態、或は、粗面化領域の形成方法についての み説明する。

【0036】図3は、本発明の第一の実施例の応用例に かかる基板の上面図である。この例では、粗面化領域15 の形状が第一の実施例と異なり、格子状になっている。 図4は、本発明の第一の実施例の応用例にかかる基板の 40 上面図である。この例では、粗面化領域15は、チップ搭 載領域10の中心点を中心にした星型形状になっている。 【0037】これら粗面化領域15の形成方法は、原理的 には第一の実施例と同じであり、粗面加工を施したくな い部分に保護膜を当て、粗面加工を行なっている。これ ら二つの応用例においては、第一の実施例に比べ、滑ら かな表面が増加しているが、粗面化領域15が局在してい るため、樹脂13の表面張力は、滑らかな表面のみに対す る表面張力に比べ十分小さい。よって、第一の実施例と 同様に約88%以上の広がり率を得られ、従来よりチップ 【0.030】そして、この基板12上にバンプ14を介して 50 11-基板12間の樹脂13の充填率は向上する。

【0038】また、樹脂13と基板との接触面積は従来より増加しているため、従来より密着性も向上する。以下、第二の実施例を説明する。

【0039】図5(a) 及び(b) は、各々本発明の第二の 実施例にかかる基板の上面図、及び断面図である。第二 の実施例では、チップ搭載領域20内において、信号配線26を有する基板22(図6参照)上に、バンプ24を介しチップ21が接続され、チップ21 – 基板22間に樹脂23が充填されている。この信号配線26の高さは、基板22の主表面から $2\sim50$ μ mになっている。

【0040】この製造方法は、チップ搭載領域20において、基板22上に配線パターン26及びヴィアホール27を形成することによって、基板22表面に凹凸を設ける。そして、この基板22上にパンプ24を介してチップ21を接続し、チップ21の周辺の基板22上に樹脂23を滴下し、チップ21-基板22間に樹脂23を充填した後、120~130℃に加熱して樹脂23を硬化させて、樹脂封止型半導体装置を形成している。

【0041】次に、第二の実施例にかかる応用例を説明する。尚、第二の実施例との共通部分についての説明は割愛する。図6(a)及び(b)は、各々本発明の第二の実施例の応用例にかかる基板の上面図、及び断面図である。この実施例では、基板21表面に形成された配線パターン26上に形成された、所定溝状のパターニングを有するソルダーレジスト層28が、基板21主表面に対し凸部となっている。尚、このソルダーレジスト層28はバンプ24以外の領域に形成されている。

【0042】この粗面化領域25の形成方法は、基板21上に配線パターン26及びヴィアホール27を形成した後、表面に溝状パターンを有する所定パターニングをおこなっ 30たソルダーレジスト層28を基板21に密着させることにより、基板21表面に凸部を設けている。また、基板21上に2~50μmの保護層を形成した後、溝状パターンを形成する方法も挙げられる。

【0043】尚、保護層は絶縁層であれば良いが、特に ソルダーレジストはエポキシ系樹脂の一種のため、熱膨 張係数等が樹脂のそれと近似し、密着性が良い点で特に 適している。

【0044】第二の実施例及び応用例においては、基板22に特別に粗面化領域を形成せず既存の配線を使用して、滑らかな基板ーチップ21間の樹脂充填率に比べ、樹脂充填率を向上することができる。また、基板22と樹脂23の接合面積も、滑らかな基板に対するそれよりも増加している。従って、物理的に基板22と樹脂23との密着性の向上が図れる。

【0045】尚、第一の実施例及びその応用例における 粗面形状のパターン、又は、第二の実施例の応用例にお ける溝状パターンは、図7(a)のように格子状パター ン、図7(b)のように放射線状パターン、図7(c)のよ うに放射線+同心円状パターンなど、特に問わないが、 線対称形が望ましい。

【0046】理由は、チップ搭載領域10の中心点を基準に、基板12表面に樹脂13を均一に広げるためには、樹脂13の有する表面張力の等高線が、中心点から同心円状である方が望ましいためである。また、仮にチップ11-基板12に垂直方向に力が加わった場合、その力がチップ11及び基板12表面の一部に集中し、その部分の疲労度を進めない効果を得られる。仮にチップ11-基板12に水平方向に力が加わった場合には、その力は、チップ11の中心線に対し左右対称に加わり、アンカー効果が基板において均一になる効果を得られるからである。

【0047】従って、バターン幅、採用したバターンの種類の数は特に限定されない。但し、基板の主表面に対し、粗面化領域15の最大一最少の高さの差は2~50μmである。 また、基板表面上から見た粗面化領域15の総面積は、特に限定されないが、大きい方が好ましい。これは、粗面化領域15の主表面からの高さは、チップロー基板12間を毛細管現象を利用して樹脂13が流動できる高さであるため、粗面化領域15の増加は、基板12に対する樹脂13の表面張力を抑制し、樹脂13の広がりを助けるからである。また、樹脂13と基板12の接合面積の増加にもつながる。つまり、バンプ14によるチップ11と基板12の電気的接続の寿命を長期的に保証できるためである。

[0048]

【発明の効果】本発明は、上述のように構成されているので、信頼性の高いフェイスダウンボンディング実装を行なうことができる。

【図面の簡単な説明】

【図1】(a) 本発明の第一の実施例にかかる基板の粗面 形状を示した平面図、(b) は、(a) の基板とチップをフ リップチップ実装した断面図である。

【図2】粗面化領域の基板主表面からの高さと、樹脂の広がり率の関係を示した図である。

【図3】本発明の第一の実施例の応用例にかかる基板の 粗面形状を示した平面図である。

【図4】本発明の第一の実施例の応用例にかかる基板の 粗面形状を示した平面図である。

【図5】(a) 及び(b) は、各々本発明の第二の実施例に かかる基板の粗面形状を示した平面図、及び断面図であ 40 る。

【図 6】(a) 及び(b) は、各々本発明の第三の実施例にかかる基板の粗面形状を示した平面図、及び断面図である。

【図7】(a) 乃至(c) は、本発明の第一又は第二の実施例にかかる、粗面化パターンを示した平面図である。


【図8】従来の樹脂封止型半導体装置の断面図である。

【図9】(a) は、滑らかな基板表面における充填樹脂の 広がりの模式断面図、(b) は、粗面加工した基板表面に おける充填樹脂の広がりの模式断面図、(c) は、粗面加 30 工した基板表面におけるフィラーの挙動を示す模式断面


10


図である。	
【符号の説明】	
10.20	チップ搭載領域
11, 21, 81	チップ
12. 22. 82. 92	基板
13, 23, 83, 93	樹脂

9




【図1】







【図3】



【図2】





フロントページの続き

(72)発明者 土井 一英

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

(72)発明者 岡田 隆

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

(72)発明者 蛭田 陽一

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

(72)発明者 田窪 知章

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

(72)発明者 田沢 浩

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 細美 英一

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 柴崎 康司

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会社 内

THIS PAGE BLANK (USPTO)